Технические характеристики микропроцессоров

Основные характеристики универсальных микропроцессоров:

1) Разрядность – это число одновременно обрабатываемых процессором битов. Разрядность характеризует объем информации, перерабатываемой процессором в единицу времени. Между устройствами компьютера данные передаются не сплошным потоком, а порциями - машинными словами, одно машинное слово передаётся за один такт работы компьютера. Чем больше разрядность, т.е. чем длиннее машинное слово, тем быстрее передаётся и обрабатывается информация, тем быстрее работает компьютер.

2) Тактовая частота: измеряется в мегагерцах (МГц, млн. тактов в секунду). За время каждого такта микропроцессор выполняет одну элементарную операцию. Чем выше тактовая частота, тем быстрее работает микропроцессор и выше производительность компьютера. Микропроцессору каждого типа соответствует определённая оптимальная для него тактовая частота (clock), рекомендованная компанией – производителем.

3) Быстродействие МП: характеризуется тактовой частотой, которая в новейших моделях составляет тысячи мегагерц (МГц, млн. тактов в секунду).

4) Виды и форматы обрабатываемых данных.

5) Система команд - полный список команд, который может исполнять МП. У каждой марки процессора своя система команд (СК).

6) Адресное пространство (адресация памяти). Процессор занимается перемещением данных между ОЗУ и внешними устройствами. Для ОЗУ процессор формирует адрес ячейки памяти. Код адреса передается по адресной шине. Объем адресуемой МП памяти называется его адресным пространством. Оно определяется разрядностью внешней шины адреса. Если N – разрядность шины адреса, то по ней можно передать 2N двоичных чисел.

7) Частота внешней синхронизации - максимально возможное значение, при котором гарантируется работоспособность схемы. Иногда указывают также минимально возможную частоту синхронизации. Уменьшение частоты ниже этого предела может привести к отказу схемы. В то же время в тех применениях МП, где не требуется высокое быстродействие, снижение частоты синхронизации - одно из направлений энергосбережения.

8) Производительность: является интегральной характеристикой МП, которая зависит от тактовой частоты работы процессора, его разрядности, а также от особенностей архитектуры определяется с помощью специальных тестов, при этом совокупность тестов подбирается таким образом, чтобы они по возможности покрывали различные характеристики микроархитектуры процессоров, влияющие на производительность.

9) Число внутренних регистров: служит одним из показателей вычислительных возможностей МП. Этот показатель также непрерывно возрастает: 2 — в самых простых МП, 8 и 16 — в достаточно распространенных, 64 и более — в МП типа Pentium и других новых моделях. Число регистров МП фактически характеризует объем сверхоперативной памяти МП с малым временем обращения.

10) Число необходимых источников питания: Обычно требуются два-три источника питания, но при некоторых технологиях изготовления удается обойтись одним.

11) Рабочее напряжение процессора. Ранние модели процессоров имели напряжение питания 5 вольт. Теперь оно уменьшено до 3.3; 3; 2.5; 2.3В, понижение напряжения ведет к уменьшению нагрева и позволяет создавать более компактные элементы МП. Современные процессоры имеют систему двойного питания, т. е. они имеют 2 питающих напряжения –3,3В для ввода-вывода; 2,2 – 2,8В – для ядра.

12) Кэш-память. Кэш – это сверхбыстрая память, расположенная между процессором и ОЗУ. Различают кэш внутренний (кэш первого уровня (L1)) расположенная внутри МП и внешний (кэш второго уровня (L2)), расположенная на системной плате. Кэш-память нужна для ускорения обмена данными между процессором и ОЗУ.

Команды процессора

Система команд процессора

Команда МП - это такое двоичное слово, которое, будучи прочитано микропроцессором, обеспечивает выполнение им определенных действий.

Группа команд, которые может выполнять данный МП, называется его составом команд.

Составы команд не являются нормализованными. Это неудобство связано как с индивидуальным подходом, так и с различиями архитектуры и назначений МП.

Система команд процессора представлена на рисунке 14.

В общем случае система команд процессора включает в себя следующие четыре основные группы команд:

· команды пересылки данных;

· арифметические команды;

· логические команды;

· команды переходов.

Рисунок 14 - Классификация команд ассемблера

1) Команды пересылки данных. Эти команды занимают очень важное место в системе команд любого процессора. Они выполняют следующие важнейшие функции:

­ загрузка (запись) содержимого во внутренние регистры процессора;

­ сохранение в памяти содержимого внутренних регистров процессора;

­ копирование содержимого из одной области памяти в другую;

­ запись в устройства ввода/вывода и чтение из устройств ввода/вывода.

Также к командам пересылки данных относятся команды обмена информацией (их обозначение строится на основе слова Exchange). Может быть предусмотрен обмен информацией между внутренними регистрами, между двумя половинами одного регистра (SWAP) или между регистром и ячейкой памяти.

2) Арифметические команды. Арифметические команды рассматривают коды операндов как числовые двоичные или двоично-десятичные коды. Эти команды могут быть разделены на пять основных групп:

А) команды операций с фиксированной запятой (сложение, вычитание, умножение, деление) - работают с кодами в регистрах процессора или в памяти как с обычными двоичными кодами.

Б) команды операций с плавающей запятой (сложение, вычитание, умножение, деление) - используют формат представления чисел с порядком и мантиссой. В современных мощных процессорах содержится и множество других более сложных команд, например, вычисление тригонометрических функций, логарифмических функций, а также сложных функций, необходимых при обработке звука и изображения.

В) команды очистки - предназначены для записи нулевого кода в регистр или ячейку памяти. Эти команды могут быть заменены командами пересылки нулевого кода, но специальные команды очистки обычно выполняются быстрее, чем команды пересылки.

Г) команды инкремента (увеличения на единицу) и декремента (уменьшения на единицу). Эти команды требуют одного входного операнда, который одновременно является и выходным операндом.

Д) команда сравнения - предназначена для сравнения двух входных операндов. В некоторых процессорах предусмотрены команды цепочечного сравнения двух последовательностей операндов, находящихся в памяти.

3) Логические команды. Логические команды выполняют над операндами логические (побитовые) операции, то есть они рассматривают коды операндов не как единое число, а как набор отдельных битов. Логические команды выполняют следующие основные операции:

­ логическое И, логическое ИЛИ, сложение по модулю 2 (Исключающее ИЛИ);

­ логические, арифметические и циклические сдвиги;

­ проверка битов и операндов;

­ установка и очистка битов (флагов) регистра состояния процессора (PSW).

4) Команды переходов - предназначены для организации всевозможных циклов, ветвлений, вызовов подпрограмм и т.д., то есть они нарушают последовательный ход выполнения программы.

Команды переходов делятся на две группы:

­ команды безусловных переходов - вызывают переход в новый адрес независимо ни от чего;

­ команды условных переходов - вызывают переход не всегда, а только при выполнении заданных условий.

Команды условных переходов. В качестве таких условий обычно выступают значения флагов в регистре состояния процессора (PSW). То есть условием перехода является результат предыдущей операции, меняющей значения флагов. Всего таких условий перехода может быть от 4 до 16. Несколько примеров команд условных переходов:

­ переход, если равно нулю;

­ переход, если не равно нулю;

­ переход, если есть переполнение;

­ переход, если нет переполнения;

­ переход, если больше нуля;

­ переход, если меньше или равно нулю.

Особое место среди команд перехода занимают команды прерываний. Эти команды в качестве входного операнда требуют номер прерывания (адрес вектора).

Форматы команд

Типовая команда, в общем случае, должна указывать:

- подлежащую выполнению операцию;

- адреса исходных данных (операндов), над которыми выполняется операция;

- адрес, по которому должен быть помещен результат операции.

В соответствии с этим команда состоит из двух частей: 1) операционной, где указывается кода операции (КОП) - комбинация двоичных знаков или ее мнемоническое обозначение, указывающее на определенную операцию, которую должен выполнить МП. (КОП сообщает МП, что делать); 2) адресной - код адреса операнда (КАД) - указывает местоположение данных, участвующих в операции. (Рисунок 19).

Рисунок 19 - Структура команды

Операндом называют данные, над которыми выполняются операции, указанные в команде.

Формат команды определяет ее структуру, то есть количество двоичных разрядов, отводимых под всю команду, а также количество и расположение отдельных полей команды. Полем называется совокупность двоичных разрядов, кодирующих составную часть команды. Выбор формата команды влияет на многие характеристики будущей ЭВМ.

Длина команды -влияет на организацию и емкость памяти, структуру шин, сложность и быстродействие ЦП. Длину команды обычно выбирают кратной байту. В рамках системы команд одной ВМ могут использоваться разные форматы команд. Обычно это связано с применением различных способов адресации. В таком случае в состав кода команды вводится поле для задания способа адресации (СА), и обобщенный формат команды приобретает вид, показанный на рисунке 20.

Рисунок 20 - Обобщенный формат команды

Разрядность поля кода операции.Количество двоичных разрядов, отводимых под код операции, выбирается так, чтобы можно было представить любую из операций. Изначально под код операции отводится некое фиксированное число разрядов, однако для отдельных команд это поле расширяется за счет нескольких битов, отнимаемых у адресного поля.

Разрядность адресной части.В адресной части команды содержится информация о местонахождении исходных данных и месте сохранения результата операции. Принципы использования информации из адресной части команды определяет систем адресации. Система адресации задает число адресов в командекоманды и приняты способы адресации.

Количество адресов в команде.Для определения количества адресов, включаемых в адресную часть, используют термин адресность. В «максимальном» варианте необходимо указать три компонента: адрес первого операнда, адрес второго операнда и адрес ячейки, куда заносится результат операции. Но может быть добавлен еще один адрес, указывающий место хранения следующей инструкции. В итоге имеет место четырехадресный формат команды (Рисунок 21).

Рисунок 21 - Четырехадресный формат команды

Если по умолчанию взять в качестве адреса результата адрес одного из операндов (обычно второго), то можно обойтись без третьего адреса, и в итоге получаем двухадресный формат команды(Рисунок 23). Естественно, что в этом случае соответствующий операнд после выполнения операции теряется.

Рисунок 23 - Двухадресный формат команды

Рисунок 24 - Одноадресный формат команды

Так как число регистров в ЦП невелико, для указания одного из них в команде достаточно иметь сравнительно короткое адресное поле. Соответствующий формат носит названиеполутораадресногоили регистрового формата(Рисунок 25).

Рисунок 25- Полутораадресный формат команды

Если для обоих операндов указать четко заданное местоположение, а также в случае команд, не требующих операнда, можно получить нулъадресный формат команды(Рисунок 26).

Рисунок 26 - Нульадресный формат команды

В таком варианте адресная часть команды вообще отсутствует или не задействуется.

Выбор адресности команд.При выборе количества адресов в адресной части команды обычно руководствуются следующими критериями:

- емкостью запоминающего устройства, требуемой для хранения программы;

- временем выполнения программы;

- эффективностью использования ячеек памяти при хранении программы.

Адресность и время выполнения программы.Время выполнения одной команды складывается из времени выполнения операции и времени обращения к памяти.

Способы адресации операндов

Исполнительным адресом операнда (А_исп) называется двоичный код номера ячейки памяти, служащей источником или приемником операнда. Этот код подается на адресные входы запоминающего устройства (ЗУ), и по нему происходит фактическое обращение к указанной ячейке. Если операнд хранится не в основной памяти, а в регистре процессора, его исполнительным адресом будет номер регистра.

Адресный код команды (А_к) -это двоичный код в адресном поле команды, из которого необходимо сформировать исполнительный адрес операнда.

В современных ЭВМ исполнительный адрес и адресный код, как правило, не совпадают, и для доступа к данным требуется соответствующее преобразование. Способ адресации - это способ формирования исполнительного адреса операнда по адресному коду команды. Способ адресации существенно влияет на параметры процесса обработки информации. Чтобы устройство управления вычислительной машины могло определить, какой именно способ адресации принят в данной команде, в разных ВМ используются различные приемы. Часто разным способам адресации соответствуют и разные коды операции. Другой подход - это добавление в состав команды специального поля способа адресации, содержимое которого определяет, какой из способов адресации должен быть применен. Иногда в команде имеется нескольких полей - по одному на каждый адрес.

Выбор способов адресации является одним из важнейших вопросов разработки системы команд и всей ВМ в целом.

Непосредственная адресация (НА).При непосредственной адресациив адресном поле команды вместо адреса содержится непосредственно сам операнд (Рисунок 27). Этот способ может применяться при выполнении арифметических операций, операций сравнения, а также для загрузки констант в регистры.

Рисунок 27 - Непосредственная адресация

Рисунок 28 - Прямая адресация

Недостатки: а) ограниченный размер адресного пространства, так как для адресации к памяти большой емкости нужно «длинное» адресное поле; б) адрес, указанный в команде, не может быть изменен в процессе вычислений.

Косвенная адресация (КА).Этокогда с помощью ограниченного адресного поля команды указывается адрес ячейки, в свою очередь, содержащей полноразрядный адрес операнда (Рисунок 29). Запись (А_к) означает содержимое ячейки, адрес которой указан в скобках.

При косвенной адресации содержимое адресного поля команды остается неизменным, в то время как косвенный адрес в процессе выполнения программы можно изменять. Это позволяет проводить вычисления, когда адреса операндов заранее неизвестны и появляются лишь в процессе решения задачи. Дополнительно такой прием упрощает обработку массивов и списков, а также передачу параметров подпрограммам.

Рисунок 29 - Косвенная адресация

Недостатком косвенной адресации является необходимость в двухкратном обращении к памяти: сначала для извлечения адреса операнда, а затем для обращения к операнду (Т_КА = 2t_3y). Сверх того задействуется лишняя ячейка памяти для хранения исполнительного адреса операнда.

Регистровая адресация (РА).Регистровая адресациянапоминает прямую адресацию. Различие состоит в том, что адресное поле инструкции указывает не на ячейку памяти, а на регистр процессора (Рисунок 30). (Идентификатор регистра в дальнейшем будем обозначать буквой R.) Преимуществами регистровой адресации являются: короткое адресное поле в команде и исключение обращений к памяти.

Рисунок 30 - Регистровая адресация

Возможности по использованию регистровой адресации ограничены малым числом РОН в составе процессора.

Косвенная регистровая адресация (КРА). Представляет собой косвенную адресацию, где исполнительный адрес операнда хранится не в ячейке основной памяти, а в регистре процессора. Соответственно, адресное поле команды указывает не на ячейку памяти, а на регистр (Рисунок 31).

Рисунок 31 - Косвенная регистровая адресация

Достоинства и ограничения те же, что и у обычной косвенной адресации, но для доступа к операнду требуется на одно обращение к памяти меньше.

Адресация со смещением.При адресации со смещением исполнительный адрес формируется в результате суммирования содержимого адресного поля команды с содержимым одного или нескольких регистров процессора (Рисунок 32).

Рисунок 32 - Адресация со смещением

Адресация со смещениемпредполагает, что адресная часть команды включает в себя как минимум одно поле (А_к). В нем содержится константа, смысл которой в разных вариантах адресации со смещением может меняться. Константа может представлять собой некий базовый адрес, к которому добавляется хранящееся в регистре смещение.

В наиболее общем случае адресация со смещением подразумевает наличие двух адресных полей: А_к и R.

Основные способы адресации со смещением, каждый из которых, впрочем, имеет собственное название:

1) Относительная адресация (ОА).При относительной адресациидля получения исполнительного адреса операнда содержимое подполя Л_к команды складывается с содержимым счетчика команд (Рисунок 33). Обычно подполе А_к трактуется как двоичное число в дополнительном коде.

Адресация относительно счетчика команд базируется на свойстве локальности, выражающемся в том, что большая часть обращений происходит к ячейкам, расположенным в непосредственной близости от выполняемой команды. Это позволяет сэкономить на длине адресной части команды. Главное достоинство данного способа адресации состоит в том, что он делает программу перемещаемой в памяти.

Рисунок 33 - Относительная адресация

Независимо от текущего расположения программы в адресном пространстве взаимное положение команды и операнда остается неизменным, поэтому адресация операнда остается корректной.

2) Базовая регистровая адресация (БРА).Регистр, называемый базовым, содержит полноразрядный адрес, а подполе А_с - смещение относительно этого адреса. Ссылка на базовый регистр может быть явной или неявной. В некоторых ЭВМ имеется специальный базовый регистр и его использование является неявным, то есть подполе R в команде отсутствует (рисунок 34).

Рисунок 34 - Базовая регистровая адресация с базовым регистром

Более типичен случай, когда в роли базового регистра выступает один из регистров общего назначения (РОН), тогда его номер явно указывается в подполе R команды (Рисунок 35).

Базовую регистровую адресацию обычно используют для доступа к элементам массива, положение которого в памяти в процессе вычислений может меняться. Достоинство данного способа адресации в том, что смещение имеет меньшую длину, чем полный адрес, и это позволяет сократить длину адресного поля команды.

Рисунок 35 - Базовая регистровая адресация с использованием одного из РОН

3) Индексная адресация (ИА).При индексной адресацииподполе А_с содержит адрес ячейки памяти, а регистр (указанный явно или неявно) - смещение относительно этого адреса. Этот способ адресации похож на базовую регистровую адресацию. Поскольку при индексной адресации в поле А_с находится полноразрядный адрес ячейки памяти, играющий роль базы, длина этого поля больше, чем при базовой регистровой адресации (Рисунок 36, 37).

Рисунок 37 - Индексная адресация с использованием одного из РОН

Индексная адресация предоставляет удобный механизм для организации итеративных вычислений (увеличение на единицу всех элементов массива).

Система команд многих ВМ предоставляет возможность различным образом сочетать базовую и индексную адресации в качестве дополнительных способов адресации.

Страничная адресация (СТА).Страничная адресацияпредполагает разбиение адресного пространства на страницы. Страница определяется своим начальным адресом, выступающим в качестве базы. Старшая часть этого адреса хранится в специальном регистре - регистре адреса страницы (РАС). В адресном коде команды указывается смещение внутри страницы, рассматриваемое как младшая часть исполнительного адреса. Исполнительный адрес образуется конкатенацией (присоединением) А_с к содержимому РАС, как показано на рисунке 38. На рисунке символ || обозначает операцию конкатенации.

Рисунок 38 - Страничная адресация

Блочная адресация.Блочная адресация используется в командах, для которых единицей обработки служит блок данных, расположенных в последовательных ячейках памяти. Этот способ очень удобен при работе с внешними запоминающими устройствами и в операциях с векторами. Для описания блока обычно берется адрес ячейки, где хранится первый или последний элемент блока, и общее количество элементов блока, заданное числом байтов или ячеек. Вместо длины блока может использоваться специальный признак «конец блока», помещаемый за последним элементом блока.

Стековая адресация.Данный вид адресации был рассмотрен при описании общей схемы микропроцессора.

Принцип выполнения команд

Во внутренней структуре современных высокопроизводительных микропроцессоров реализуется конвейерный принцип выполнения команд. При этом процесс выполнения команды разбивается на ряд этапов. На рис. 1.1,а приведен пример разбиения команды на шесть этапов ее выполнения:

1) выборка очередной команды (ВК);

2) декодирование выбранной команды (ДК);

3) формирование адреса операнда (ФА);

4) прием операнда из памяти (ПО);

5) выполнение операции (ВО);

6) размещение результата в памяти (РР).

Реализация каждого этапа занимает один такт машинного времени и производится ус­тройствами и блоками процессора, образующими ступени исполнительного конвейера, на каждой из которых выполняется соответствующая микрооперация. При последовательной загрузке в конвейер выбираемых команд каждая его ступень реализует определенный этап выполнения очередной команды. Таким образом, в конвейере одновременно находятся несколько команд, находящихся на разных этапах выполнения. В идеальном варианте при полной загрузке конвейера на его выход в каждом такте будет поступать результат выполнения очередной команды (рис. 1.1,а). В этом случае производительность процессора (операций/с) будет равна его тактовой частоте (тактов/с).

Однако такая эффективная работа конвейера обеспечивается только при его равно­мерной загрузке однотипными командами. Реально отдельные ступени конвейера могут оказаться незагруженными, находясь в состоянии ожидания или простоя, в результате производительность процессора падает.

В современных высокопроизводительных микропроцессорах процедура выполнения команд может разбиваться на еще более мелкие этапы, чтобы успеть выполнить соот­ветствующие микрооперации на каждой ступени за один такт. Поэтому в таких процессо­рах число ступеней конвейера достигает 10 и более. Например, в микропроцессорах Pentium 4 используется 20-ступенчатый конвейер.

Эффективность использования конвейера определяется типом поступающих команд. При поступлении однородных команд обеспечивается сокращение числа состояний простоя и ожидания в процессе их выполнения, в результате чего повышается производительность процессора. При использовании в программе разноформатных команд, содержащих различное количество байтов, число состояний простоя и ожидания значительно увеличивается. Поэтому принятый во многих типах процессорах стандартный 4-байтный формат команд обеспечивает существенное сокращение числа ожиданий и простоев конвейера, что позволяет значительно повысить производительность.

Другой причиной снижения эффективности конвейера являются команды условного ветвления - переход от одной ветви программы к другой, что вызывает перезагрузку конвейера. Это требует выполнения дополнительных рабочих тактов и вызывает значительное снижение производительности. Поэтому одним из основных условий эффективной работы конвейера является сокращение числа его перезагрузок при выполнении условных переходов. Эта цель достигается с помощью реализации различных механизмов предсказания направления ветвления, которые обеспечиваются с помощью специальных устройств - блоков предсказания ветвления, вводимых в структуру процессора.

В современных микропроцессорах используются разнообразные способы предсказания ветвлений. Наиболее простой способ состоит в том, что процессор фиксирует результат выполнения предыдущих команд ветвления по данному адресу и считает, что следующая команда с обращением по этому адресу даст аналогичный результат. Для реализации этого способа предсказания ветвления используется специальная память ВТВ (Branch Target Buffer), где хранятся адреса ранее выполненных условных переходов. При правильном предсказании не требуется перезагрузки конвейера, эффективность его использования не снижается.

Эффективность такого способа предсказания зависит от емкости ВТВ, вероятность правильного предсказания составляет 80% и более. Повышение точности предсказания достигается при использовании более сложных способов, когда хранится и анализирует­ся предыстория переходов - результаты нескольких предыдущих команд ветвления по данному адресу. Реализация таких алго­ритмов требует использования более сложных блоков предсказания, но при этом веро­ятность правильного предсказания повышается до 90-95%.

Возможность повышения производительности процессора достигается также при введе­нии в структуру процессора нескольких параллельно включенных операционных устройств, обеспечивающих одновременное выполнение нескольких операций. Такая структура про­цессора называется суперскалярной. В этих процессорах реализуется параллельная работа нескольких исполнительных конвейеров, в каждый из которых поступает для выполнения одна из выбранных и декодированных команд. Современные суперскалярные про­цессоры содержат до 4 до 10 различных операционных устройств, параллельная работа которых обеспечивает выполнение за один такт от 2 до 6 команд.

Эффективная одновременная работа нескольких исполнительных конвейеров обеспе­чивается путем предварительной выборки-декодирования ряда команд и выделения из них группы команд, которые могут выполняться одновременно. В современных суперска­лярных процессорах производится выборка нескольких десятков команд, которые декоди­руются, анализируются и группируются для параллельной загрузки в исполнительные кон­вейеры, при этом возможно изменение порядка их следования. Чтобы запись в память результатов происходила в соот­ветствии с исходной последовательностью поступления команд программы, на выходе данных включается специальная буферная память, восстанавливающая порядок выдачи результатов согласно выполняемой программе.