Пиши Дома Нужные Работы

Обратная связь

Векторная система прерываний

 

В векторной системе прерывания устройство, вызвавшее прерывание, идентифицируется с помощью внешних по отношению МП схем. Эти схемы разрешают конфликты, возникающие при одновременном поступлении нескольких запросов, и предоставляют обслуживание только одному устройству.

 

Векторная система прерываний с идентификацией устройств при помощи адресов.

Этот способ заключается в том, чтобы посылать в микропроцессор начальный адрес обслуживающей прерывание программы по шине данных. Этот адрес формируется внешней схемой, которая выбирает устройство для обслуживания в соответствии с некоторой приоритетной схемой.

Для обработки прерываний в МП предусмотрены две управляющие линии: «Прер» (прерывание) и «ППрер» (подтверждение прерывания). Линия «Прер» входная для МП и служит для передачи внешних запросов на прерывание (состояние 1 соответствует наличию запроса). Линия «Ппрер» выходная для МП и служит для стробирования подаваемого извне на ШД адреса перехода на программу прерывания.

На рис.5.7. показаны схемы для одного устройства. Устройству принадлежит один порт для ввода данных (на рис.5.7.(а) не показан), вводной порт состояния и выводной порт управления (аналогично рис.5.1., 5.5.). Один бит в порте состояния (крайний левый), играет особую роль. Кроме того инверсия этого бита формирует одно из трех условий запроса на прерывание:

1. Рассматриваемый крайний бит (его инверсия) в виде сигнала «порт готов» должен быть в состоянии «1».

2. Выбранный бит в порте управления, называемый «маской прерываний» должен быть в состоянии «1». С его помощью программа при необходимости может заблокировать прерывания от данного конкретного устройства, не запрещая прерываний от других устройств.



3. Другие, более приоритетные устройства должны дать разрешение данному устройству. С этой целью строится цепочка, как показано на рис.5.7.(б) которая связывает устройства друг с другом в порядке присвоенных им приоритетов.

 

"1"

 

Рис. 5.7. Векторная система прерываний с адресами прерываний, приходящими от устройств, и с использованием цепочки приоритетов.

а) Схема выдачи адреса прерывания от устройства.

б) Связи в цепочке приоритетов.

 

Три сигнала «Маска прерывания», «порт готов» и «П-вход» подаются на вентиль «И» DD1 и порождают сигнал запроса прерывания от данного устройства.

Когда хотя бы в одном устройстве сигнал запроса прерывания принимает значение «1», такое же значение подается на управляющую линию «Прер» в МП.

Получив запрос на прерывание МП в соответствующий момент откликнется сигналом «ППрер». Сигнал «ППрер» в каждом устройстве поступает на вентиль «И» DD2 вместе с запросом прерывания от устройства. Выход вентиля используется для стробирования тристабильного формирователя DD3, который подключает на ШД 8-битовый адрес, соответствующий программе обработки прерывания данного устройства.

Передача адреса в МП занимает один машинный цикл и аналогична передаче данных из порта ввода. Разница только в том, что момент передачи определяется не линией «ввод» а линией «ППрер».

Внутри МП события при прерываниях развиваются следующим образом. Если внутренний флаг прерываний сброшен в «0» то запрос на прерывание игнорируется. Если же флаг установлен в «1», то логическая «1» на линии «Прер» будет воспринята как запрос прерывания. После этого сначала завершается выполнение текущей команды. Затем содержимое программного счетчика, т.е. адрес следующей команды, заносится в стек. Флаг прерывания сбрасывается, и тем самым блокируются все прерывания вплоть до момента, когда флаг будет снова установлен в «1» по команде программы. Далее один машинный цикл затрачивается на прием 8-битового адреса от прерывающего устройства. Этот адрес помещается в младшую половину программного счетчика, старшая половина которого сбрасывается. Таким образом переход осуществляется по адресу, не выходящего за пределы первых 256 ячеек.

Если блокировка прерывания программно не снимется в середине программы обработки прерываний, то это обязательно делается в ее конце предпоследней командой. Блокировка прерывания снимается с задержкой на одну команду, что позволяет до следующего прерывания выполнить последнюю команду программы данного прерывания. Эта последняя команда – всегда команда возврата, она поднимает стек и восстанавливает программный счетчик к тому состоянию, которое он имел в момент прерывания.

 

Векторная система прерываний с начальной командой, поступающей от устройства

 

В некоторых МП (КР580ИК80А) применяется система прерываний с посылкой в МП команды от устройства. Такие МП в ответ на поступившее прерывание выбирают очередную выполняемую команду не из памяти, а из схем интерфейса с соответствующим устройством. В отличии от других систем прерываний в данной системе не нужно автоматически сохранять программный счетчик. Устройство посылает в МП команду безусловного вызова подпрограмм (CALL) и адрес этой подпрограммы, которая и выполнит обработку прерывания. В 580-той серии для этой цели используется БИС программируемого контроллера прерываний ПКП КР580ВН59.

БИС ПКП представляет собой устройство, реализующее до 8 уровней запросов на прерывание с возможностями программного маскирования и изменения дисциплины обслуживания прерываний. За счет каскадного включения БИС ПКП число уровней прерывания может быть расширено до 64.

В состав БИС (рис. 5.8.1) входят:

· двунаправленный 8-разрядный буфер данных (ВD), предназначенный для сопряжения ПКП с системной информационной шиной;

· Блок управления записью, чтением (RWCU), принимающий управляющие сигналы от МП и задающий режим функционирования ПКП;

· Схема каскадного буфера-компаратора (СМР), используемая для включения в систему нескольких ПКП;

· Схема управления (CU), вырабатывающая сигнал прерывания и формирующая трехбайтную команду CALL для выдачи на шину данных;

· Регистр запросов прерываний (RGI), используемый для хранения всех уровней прерываний, на который поступают запросы;

· Схема принятия решений по приоритетам (PRB), идентифицирующая приоритеты запросов и выбирающая запрос с высшим приоритетом;

· Регистр обслуживаемых прерываний (ISR), сохраняющий уровни запросов прерывания, находящихся на обслуживании ПКП;

· Регистр маскирования прерываний (RGM), обеспечивающий запрещение одной или нескольких линий запросов прерывания.

 

рег. запр. прер.
Схема приор.
рег. обсл. прер.
Регистр маскирования
Схема управления

 

Рис. 5.8.1. Структура БИС КР580ВН59

 

ПКП позволяет реализовать процесс прерывание по запросам от внешних устройств или по опросу микропроцессором запросов на обслуживание внешних устройств.

При обслуживании прерывания по запросу от внешних устройств выполняется следующая последовательность операций:

· запросы прерываний поступают на входы IR0-IR7 и устанавливают соответствующие разряды RGI;

· ПКП принимает запросы, оценивает их приоритеты и формирует сигнал прерывания INT;

· МП принимает сигнал INT, если прерывания разрешены, и подтверждает прием выдачей сигнала INTA;

· После получения сигнала INTA ПКП устанавливает разряд регистра ISR, соответствующий запросу с наивысшим приоритетом, сбрасывает соответствующий разряд и выдает на шину данных код команды CALL;

· МП выдает еще два сигнала INTA, которые позволяют ПКП передать на шину данных 16-разрядный адрес подпрограммы обслуживания прерывания, причем младший байт адреса передается по первому сигналу INTA, а старший – по второму.

 

5.4. Интерфейс с главной памятью

 

Главная память – важнейшая составная часть микроЭВМ, поскольку в ней хранятся программы и данные.

В общем случае главная память представляет собой память с произвольным доступом, состоящую из слов с заданным числом битов в каждом. Каждое слово имеет свой адрес, по которому МП может обратиться именно к этому слову. В большинстве микроЭВМ главная память состоит из модулей; каждый из них представляет собой одну интегральную схему. ИС соединяется друг с другом так, чтобы слова имели нужный размер и разные адреса. В рамках одной главной памяти могут объединяться модули как ПЗУ, так и ОЗУ. Некоторые ячейки могут быть отведены для постоянных программ и констант и реализованы в виде ПЗУ, тогда как другие, отведенные для изменяющихся данных, могут быть реализованы в виде ОЗУ.

Пространство памяти микропроцессора

Процесс компоновки памяти МП из отдельных модулей можно представить себе как процесс заполнения некоторого «пространства». Пространство памяти МП можно считать прямоугольной областью, разбитой на множество строк, соответствующих адресам. По горизонтали в каждой строке располагаются биты, составляющие слово памяти. Например в иллюстративном МП пространство памяти состоит из строк по 8 бит в каждой.

Модули ЗУ различного типа и размеров размещаются в пространстве памяти в соответствии с требованиями конкретного приложения. На рис.5.9 приведено одно из возможных таких размещений.

    Слова Адрес (шестнадцер.) Номер битов  
 
0000  
(1) 32 слова х 8 бит ПЗУ Программа обработки прерываний
(2) 32 слова х 8 бит ПЗУ
(3) 32 слова х 8 бит ПЗУ
(4) 32 слова х 8 бит ПЗУ
(5) 128 слов х 4 бита ОЗУ (6) 128 слов х 4 бита ОЗУ Изменяемые данные
(7) 256 слов х 8 бит ПЗУ  
FFFF .  
.  
.  
Не используются  
                               

Рис.5.9. Пример размещения модулей в пространстве памяти

 

После принятия решения о размещении модулей в пространстве памяти, нужно определить необходимые связи. Линии данных всех модулей нужно подсоединить к соответствующим линиям ШД. С помощью ША МП, выбирается модуль или группа параллельно работающих модулей и ячейка внутри выбранного модуля или модулей. Поскольку слова в одном модуле соответствуют последовательным словам пространства памяти , адресные линии модуля (т.е. его внутренние адреса) подсоединяются к младшим адресным линиям ША. Остальные адресные линии ША используются для выборки нужного модуля. Выборка модуля осуществляется при помощи управляющей линии «разрешение».

 

 

Рис.5.10. а)Модель модуля статической памяти с произвольным доступом.

б) Пример совместной стыковки 8 ЗУ по 8 Кбайт.

 

Линия «разрешение» вместе с линией «чтение/запись» используется также для определения момента выполнения операции и ее вида.

При операции чтения на линию «чтение/запись» всех модулей подается «1» и, кроме того, в соответствующий момент сигнал «1» выдается на линию «разрешение» выбранного модуля. При этом на ШД появляется содержимое адресуемой ячейки, и оно передается в МП.

При операции записи на линии ЧТ/ЗП всех модулей подается «0», и , кроме того, в соответствующий момент подеется логическая «1» на линию «разрешение» выбранного модуля. Это приводит к записи в адресуемую ячейку информации, которую подал МП на ШД.

 

Пример компоновки памяти

 

Схема подключения модулей памяти к МП соответствует размещению, приведенному на рис. 5.9. Всего на схеме семь модулей, отличающихся размерами и типом. Во всех модулях адресные линии соединены с младшими линиями ША, а линии данных – с соответствующими линиями ШД. Для формирования сигнала на линии «разрешение» берутся комбинации сигналов от нужных линий ША, а также управляющий сигнал «чтение» для модулей ПЗУ или логическая сумма сигналов «чтение» и «запись» для модулей ОЗУ.

 

 

Рис.5.11. Схема подключения модулей памяти в соответствии с размещением, показанным на рис.5.9.

 

Таким образом модуль получает сигнал разрешения только в том случае, когда на адресную шину подана соответствующая комбинация и когда должна произойти операция чтения или записи.

 

 

Системы динамической памяти

 

Основное отличия динамической памяти от статической связано с необходимостью периодически регенерировать информацию. Как правило, регенерация происходит когда выполняется операция чтения. Модуль ЗУ с регенерацией при чтении содержит, по сравнению с модулем статического ЗУ, одну дополнительную управляющую линию «Выборка».

 

 

Рис. 5.16. Модель модуля динамической памяти

 

Совместное использование двух управляющих линий «разрешение» и «выборка» позволяет выполнить функции, аналогичные функциям линии «разрешение» в статическом модуле. Линия «разрешение» выполняет внутренние управляющие функции в модуле, а линия «выборка» управляет линиями данных, переводя их в третье состояние при логическом «0».

При чтении и записи на обе линии сигнал поступает одновременно. Однако при регенерации возбуждается только линия "разрешение". Операция регенерации сводится к заданию адреса строки и последующей подаче сигнала на линию «разрешение» при значении 1 на линии «чтение/запись». Каждая строка в модуле динамической памяти должна регенерироваться в пределах ограниченного промежутка времени после предыдущей регенерации. Этот промежуток (период регенерации) обычно порядка нескольких миллисекунд. За период регенерации должно быть выполнено столько операций регенерации, каково число строк в модуле памяти.

В момент регенерации микропроцессору запрещается обращаться к памяти. Специальные внешние схемы приостанавливают работу МП и осуществляют процедуру регенерации. Эти схемы определяют как момент выполнения, так и адрес строки для каждой операции регенерации.

 


Пример схемы регенерации

 

Для приостановки МП на время регенерации блокируется линия тактирования. Это происходит перед началом машинных циклов, когда ША установлена МП в третье состояние.

 

kKk
ШУ

 

Рис. 5.17. Схема регенерации динамической памяти для иллюстративного МП

 

На схеме рис. 5.17. начало каждого машинного цикла определяется с помощью выходной управляющей линии МП «синхр». На эту линию подается импульс, совпадающий по времени с третьим тактовым импульсом каждого машинного цикла.

 

 

Время начала операции регенерации определяется при помощи К-разрядного счетчика DD1, увеличивающегося по каждому импульсу линии «синхр». К выходам счетчика подключен k-входовой вентиль «И» DD3, на выходе которого устанавливается «1», если «1» будут на всех k входах. Это условие определяет момент регенерации. При этом очередной тактовый импульс не пропускается через DD5 на МП и используется для регенерации.

Для выполнения регенерации в ЗУ на линию адреса подается содержимое счетчика DD2 через формирователи DD4. Затем возбуждается линия «разрешение» импульсом от тактового генератора, проходящим через 2 вентиля. Этим же импульсом регенерации увеличивается счетчик адреса DD2 для следующей операции регенерации. Кроме того, этим же импульсом продвигается и k-разрядный счетчик, который принимает нулевое значение и прекращает операцию регенерации. Следующий синхроимпульс от генератора будет пропущен на МП в качестве первого импульса нового машинного цикла. После этого DD1 снова будет подсчитывать импульсы «синхр», отмеряя время до очередной операции регенерации.

Проектирование реальной схемы регенерации требует тщательного учета специфики конкретного МП, модулей памяти и характера приложения.

 

Прямой доступ к памяти

 

Средства, обеспечивающие передачу в МП системе данных между памятью и внешним устройством без непосредственного вмешательства программы в процесс передачи, называются средствами прямого доступа к памяти (ПДП). Прямая передача данных между главной памятью и внешними устройствами используется, например, для начальной загрузки программы в память из устройства ввода, для ввода/вывода больших массивов данных в память, во внешнее устройство. При этом значительно увеличивается скорость ввода/вывода данных.

Для обеспечения ПДП на время передачи управление шинами забирается из-под контроля МП и передается внешнему устройству, которое может воспользоваться шинами для передачи данных между устройством и памятью.

Для аппаратного обеспечения ПДП в иллюстративном МП имеются две управляющие линии: ПДП и ППДП. По линии ПДП подается запрос на прямой доступ к памяти, а по ППДП – ответ на запрос (подтверждение).

Если по линии ПДП извне в МП проходит логическая «1», то после завершения очередного машинного цикла МП приостанавливает выполнение программы и освобождает ША и ШД, переводя их линии в третье состояние. После этого МП выдает подтверждение в виде 1 на линию ППДП. Все это время МП сохраняет контроль и над другими выходными линиями ШУ. В противном случае неопределенное состояние управляющих линий могло бы вызвать нежелательные события, например запись в случайную ячейку памяти. В частности, во время подачи 1 на ППДП на управляющие шины «чтение» и «запись» МП подает «0». При этом аппаратно в ЗУ необходимо объединить с помощью вентиля ИЛИ линии «чтение» и «запись» от МП и от внешнего устройства, а выходы вентилей соединить с соответствующими линиями памяти.

 

 

Устройство, желающее получить ПДП, сначала устанавливают 1 на линии ПДП. Затем оно ждет, пока появится 1 на линии ППДП. После этого устройство использует ША, ШД и свои линии ЧТ, ЗП для обмена данными с памятью аналогично тому, как это делает МП. Осуществив все необходимые передачи, устройство устанавливает на линии ПДП значение 0, в результате чего МП снова получает управление шинами.

Передачу данных в режиме ПДП можно считать одной из форм ввода/вывода, отличающегося от программируемого ввода/вывода тем, что управляет передачей не программа, а внешние схемы. При прямом доступе к памяти экономится время. Кроме того, ПДП в некоторых случаях оказывается единственным способом подключения таких быстрых внешних устройств, как винчестеры, когда программируемый ввод/вывод может просто не успевать за потоком данных.

Быстрые устройства, подключаемые с использованием ПДП, обычно передают данные блокам слов. Программа, выполняемая МП, как правило, инициирует передачу блока и задает его размер. После этого отдельные слова передаются под управлением схем независимо от программы.

 

Последовательный ввод/вывод

 

Передача данных между МП и устройствами ввода/вывода или внешними ЗУ часто осуществляется в последовательном режиме. В общем случае передача в последовательном режиме происходит по одной линии, причем биты, составляющие слово, передаются друг за другом.

При передаче данных есть источник информации и ее получатель. Данные поступают от источника и затем передаются бит за битом через линию к получателю, либо накапливаются бит за битом в некотором устройстве для последующего использования получателем. Путь, по которому передаются данные от источника к получателю, в обоих случаях называется каналом.

Часто необходимо, чтобы на одном или обоих концах последовательного канала данные представлялись в параллельной форме. В этом случае предусматриваются средства преобразования данных из одной формы в другую. Для этого используют сдвиговые регистры. Для преобразования из параллельной формы в последовательную данные сначала параллельно загружаются в сдвиговый регистр. После этого они многократно сдвигаются в одну или другую сторону, в результате чего на выходе одного из концевых триггеров последовательно появляются значения всех битов. Для обратного преобразования линия, в которой появляются последовательные данные, подключается к одному из концов сдвигового регистра, и сдвиговый регистр сдвигается столько раз, сколько битов в слове данных. После этого все биты слова можно получать в параллельной форме на выходах триггеров регистра.

Различают два основных способа передачи данных через последовательный канал: синхронный и асинхронный. При синхронной передаче данных должна существовать общая для источника и получателя линия синхросигналов, импульсы на которой служат для выделения индивидуальных битов в канале. Как источник, так и получатель интерпретируют один и тот же синхроимпульс как указание на наличие в канале очередного бита. Поэтому для работы с синхронным последовательным каналом не требуется точно привязываться к абсолютному времени.

При асинхронном способе источник и получатель не имеют общей синхролинии. В этом случае они должны точно отмерять время появления каждого бита относительно начала слова. Для этого источник должен помечать начало слова так, чтобы получатель мог его распознать.

 

Синхронная передача

В источнике предусмотрен сдвиговый регистр для преобразования параллельных данных в последовательную форму. Параллельный прием данных на регистр стробируется сигналом в линии «загрузка».

 

а)

б)

 

Рис.5.18. Синхронный последовательный канал передачи данных

 

7 битов вводимой информации поступает на D0 – D6, RG. Генератор четности по этим семи информационным битам формирует значение контрольного бита и подает его на вход восьмого триггера в регистре. Построен генератор четности на элементах неравнозначности.

 

  B A F
 
 
 
 
     
           

 

Рис.5.19. Принцип построения генератора четности.

 

Сигнал 1 появится на выходе генератора четности, только в том случае, когда число единиц на входах D0 – D6 регистра нечетное. Поэтому в сумме D0 – D7 передаваемого байта число единиц всегда четное. При сбоях в КС при передаче может либо добавиться, либо потеряться одна единичка, что будет сразу же замечено схемой контроля четности у получателя.

Генератор импульсов синхронизирует работу как на стороне источника, так и на стороне получателя. На стороне источника установлен трехбитовый счетчик, ведущий счет импульсов синхронизации по модулю 8. Состояние 7 на счетчике вызывает появление стробирующего сигнала "загрузка" по очередному синхроимпульсу. По этому сигналу происходит загрузка сдвигового регистра источника очередным словом, представленным в параллельной форме на его входах.

Во всех состояниях счетчика, отличных от 7, синхроимпульсы поступают на линию «сдвиг» регистра. Таким образом происходит последовательная выдача восьми битов в линию данных канала. Бит D7 попадает в канал сразу после загрузки сдвигового регистра при нулевом состоянии счетчика. D0 подается в канал после седьмого импульса сдвига.

В получателе данные из канала связи поступают на последовательный вход сдвигового регистра. Синхроимпульсы, посылаемые источником по второй линии канала, подаются в сдвиговый регистр получателя на линию сдвиг. Таким образом, данные «вдвигаются» в регистр, начиная с D7.

Так же как и на стороне источника, на стороне получателя есть трехбитовый счетчик, считающий синхроимпульсы по модулю 8. Счетчики с обеих сторон должны перед началом передачи быть одновременно сброшены. Поэтому они считают согласовано. Каждый раз, когда счетчик получателя достигает до нуля, формируется сигнал «слово получено», означающий, что очередное слово находится на выходах сдвигового регистра. Схема контроля четности в получателе формирует сигнал ошибки, если получено слово с неправильной четностью.

 

Асинхронная передача

 

При асинхронной передаче общая синхролиния между источником и получателем, выделяющая моменты передачи отдельных битов, отсутствует, и передача слова может начаться в произвольный момент времени. Для обеспечения синхронизации к каждому передаваемому слову добавляется стартовый и стоповый бит. Пока по каналу нет передачи слов, он находится в состоянии логической единицы. Стоповому биту, завершающему слово, соответствует такое же значение 1. Тогда стартовому биту, начинающему слово, соответствует противоположное, нулевое значение. Таким образом, передний фронт стартового бита всегда вызывает переход состояния из 1 в 0 и может быть распознан получателем. Передний фронт стартового бита используется в получателе и как признак начала слова, и как начало отсчета времени для определения моментов прихода отдельных битов в слове.

 

 

Рис.5.20. Порядок асинхронной передачи слова в канале связи для:

а) 8-битового слова;

б) 5-битового телеграфного кода

 

При асинхронной передаче источник и получатель синхронизируются от физически разных генераторов. Они должны быть настроены на как можно более близкие частоты. Если эти частоты будут отличаться, то при передаче слова будет наблюдаться постепенный уход моментов срабатывания схем в получателе от середины интервалов, в которых передаются отдельные биты. От переднего фронта стартового бита синхронизации схемы в получателе не должно уходить более чем на половину интервала ко времени приема последнего (10-го или 8-го) бита. Это означает, что различие в частотах не должно превышать 5%.

Для подключения к каналу, соединяющему источник с получателем, часто используются интерфейсные схемы, преобразующие электрические сигналы в нужную форму. Для двунаправленных асинхронных каналов между терминалами и ЭВМ наиболее часто применяются интерфейсные схемы двух стандартных типов. В одной, предназначенной для телетайпов и подобных им устройств, логическая 1 кодируется током 20 мА, а логический 0 – отсутствием тока. В другой, входящей в стандарт EIA RS232, логическая 1 кодируется напряжением -12В, а логический 0 – напряжением +12В.

Для асинхронных каналов с большой протяженностью типа телефонных линий или внешних запоминающих устройств типа магнитных лент применяются модуляторы и демодуляторы различных типов. В частности, существуют модули, называемые модемами, содержание модулятор и демодулятор для частотного кодирования данных при работе с телефонными каналами. В таких модемах для передачи в каждом направлении используется своя полоса частот, поэтому одного телефонного канала достаточно для работы в обоих направлениях.

В одной полосе 1 обычно кодируется частотой 1270 Гц, а 0 – 1070 Гц. В другой полосе единице соответствует частота 2225 Гц, а нулю – 2025 Гц. Модемы устанавливаются на обоих концах двунаправленного канала. С помощью тех же модемов можно асинхронно записывать данные на обычный магнитофон для записи звука, поскольку указанные выше частоты лежат в звуковой полосе.

 

 

Рис.5.21. Принцип преобразования импульсных сигналов в тональные частоты с помощью модемов.

а) При передаче данных в КС.

б) При записи, чтении данных с магнитной ленты.


Микроконтроллеры

 

Микроконтроллером (МК) называются микроЭВМ, собранные по БИС технологии с встроенными внутри них устройствами ввода/вывода, памятью, рядом периферийных устройств.

Микроконтроллеры изготавливаются как в едином кристальном варианте, так и в виде сборных блоков на отдельных БИС. Микроконтроллеры предназначены для организации несложных микропроцессорных систем управления объектами. Достоинствами микроконтроллеров являются их низкая стоимость, простота в эксплуатации и применении для конкретных нужд заказчика, низкая потребляемая мощность, малые габариты, высокая надежность и гибкость в изменении спектра нужных задач.

6.1 Пример построения микроконтроллера на базе семейства 8-разрядных КМОП-микроконтроллеров, PIC16X7XX.

 

PIC – это семейство дешевых 8-разрядных высокоэффективных КМОП-микроконтроллеров со встроенным аналого-цифровым преобразователем. Семейство этих МК имеет расширенные возможности ядра, стек глубиной 8 уровней и множество внутренних и внешних прерываний. Архитектура МК благодаря организации отдельных шин команд и шин данных позволяет одновременно передавать 14-разрядные команды и 8-разрядные данные. 2-командный конвейер позволяет выполнить все команды за один машинный цикл, кроме команд ветвления программы, которые выполняются за 2 цикла. МК имеют уменьшенную систему команд (всего 35 команд). Высокая эффективность достигается использованием новшеств архитектуры и большого набора дополнительных регистров. МК семейства PIC по сравнению с другими 8-разрядными МК такого же класса позволяют уменьшить программу в 2 раза и увеличить быстродействие в 4 раза и идеально подходят для дешевых приложений требующих аналоговый интерфейс. МК имеет память данных (RAM) размером от 36 до 368 байт, память программы – от 512 до 8192 слов и от 13 до 33 контактов ввода/вывода (I/0).

Кроме того, МК содержат различные наборы периферийных устройств таких, как 8- и 6-разрядные триггеры, быстродействующий аналого-цифровой преобразователь с 8-, 10- или 12-разрядным разрешением и мультиплексированными входными каналами, модули сравнения, накопления и широтно-импульсной модуляции (ШИМ) (Capture/Compare/PWM), синхронный последовательный порт, который может функционировать как 3-проводный периферийный интерфейс (SPI) или 2-проводная шина (I2C), универсальный синхронно-асинхронный приемопередатчик (USART) и параллельный ведомый порт (PSP). Кроме того, в состав новых МК могут входить: встроенный генератор тактовых импульсов 4 МГц; усовершенствованная схема шин (модуль ЕССР), позволяющая управлять силовыми ключами, мостовой схемой (4 канала), полумостовой схемой (2 канала) или 1-канальной схемой с 10-разрядным разрешением на частоте 20 кГц; контроллер USB с 64-байтовой 2-портовой буферной памятью. Эти МК удобны для построения компьютерной периферии. Для того, чтобы снизить количество внешних компонентов и стоимость, повысить надежность системы и снизить потребление, в семейство МК РІСІ6Х7ХХ имеются дополнительные возможности.

Имеется 4 режима генератора:

- RC-генератор на одном контакте обеспечивает дешевое решение;

- LP-генератор обеспечивает минимальное потребление;

- ХТ-генератор – стандартное решение;

- HS-генератор – для высокочастотных приложений.

Режим останова позволяет резко снизить потребление. Пробуждение из режима останова может осуществляться при помощи внешних и внутренних прерываний и сбросов. Высоконадежный стержневой таймер со своим RC-генератором обеспечивает защиту от зацикливания программ.

Вариант микросхем CERDIP с ультрафиолетовым стиранием идеально подходит для разработки и отладки программ, в то время как однократно программируемые варианты рентабельны для выпуска продукции в любом объеме.

Микросхемы с FLASH-памятью программ позволяют осуществлять разработку и отладку программ на готовом устройстве, и не требует замены микроконтроллера после окончания отладки.

Семейство этих микроконтроллеров приспособлено для применения в удаленных устройствах защиты и датчиках, для приборов управления и автомобилей. Технология программирования ПЗУ делает настройку прикладных программ быстрой и чрезвычайно удобной. Малогабаритные корпуса микросхем делают эти микроконтроллеры совершенными для всех приложений без ограничений. Снижается цена, малая потребляемая мощность, возрастает эффективность, удобство при использовании и гибкость I/0 делает это семейство универсальным даже в областях, где использование микроконтроллеров раньше не рассматривалось (функции таймера, последовательная связь, сбор и сравнение данных, функции шин ШИМ и приложения с сопроцессором). Устройство данного семейства обеспечивается полным набором инструментальных средств для разработки программного обеспечения.

 

Структура микроконтроллера.

Все устройства микроконтроллера PIC содержат 8-разрядный АЛУ (ALU) и аккумулятор (рабочий регистр W). ALU выполняет арифметические операции и булевые функции над данными в Х-аккумуляторе и любой ячейке памяти данных. 8-разрядный ALU выполняет действия “+”, “-”, сдвиг и логические операции. Арифметические операции с отрицательными числами выполняются в дополнительном коде. В зависимости от результатов выполнения команды АЛУ может воздействовать на флажки регистров состояния (STATUS), переноса С, дополнительного переноса DC и признак нуля Z.

 

таймер

 

Рис.6.1. Структурная схема PIC16C710/711/715






ТОП 5 статей:
Экономическая сущность инвестиций - Экономическая сущность инвестиций – долгосрочные вложения экономических ресурсов сроком более 1 года для получения прибыли путем...
Тема: Федеральный закон от 26.07.2006 N 135-ФЗ - На основании изучения ФЗ № 135, дайте максимально короткое определение следующих понятий с указанием статей и пунктов закона...
Сущность, функции и виды управления в телекоммуникациях - Цели достигаются с помощью различных принципов, функций и методов социально-экономического менеджмента...
Схема построения базисных индексов - Индекс (лат. INDEX – указатель, показатель) - относительная величина, показывающая, во сколько раз уровень изучаемого явления...
Тема 11. Международное космическое право - Правовой режим космического пространства и небесных тел. Принципы деятельности государств по исследованию...



©2015- 2022 pdnr.ru Все права принадлежат авторам размещенных материалов.